复习下基础知识
基础知识
逻辑电路基础
- 布尔代数
- 逻辑表达式
- 乘积的和
- 和的乘积
- 真值表 -> LUT
- 组合逻辑电路
- 当前的输出取决于当前输入，不包含记忆元件
- 异或 Exclusive-OR （第一次直到单词这么写，惭愧啊）
- 简写XOR，EOR，EXOR（后面这俩还真是第一次见）
- 时序逻辑电路
- 含有记忆元件的逻辑电路
- 同步时序逻辑电路
- 状态变化由时钟信号控制
- 有限状态机模型
- Mealy 输出=输入+状态 （输入直接影响输出）
- 通常状态少，电路规模小
- 输入立刻反映到输出，导致逻辑元件不等长布线，容易冒险
- Moore 输出=状态 （输入影响状态）
- 状态数量多，电路规模大
- 不易冒险
- todo：书上的图挺好，后续贴过来
- Mealy 输出=输入+状态 （输入直接影响输出）
- 异步时序逻辑电路（FPGA一般不使用）
- 这本书没讲，后面有机会补上
同步电路设计
- 触发器（Flip Flop，FF）
- FPGA 一般采用DFF
- CMOS工艺电路
- todo：抄图
- 建立时间（setup time），保持时间（hold time）
- 亚稳态（metastable）
- 时序分析
- 评估是否满足时序约束（需求）
- 动态时序分析
- 过于耗时，很少采用
- todo：需要了解下
- 静态时序分析（static time analysis, STA）
- 只需要电路网表，遍历一次电路拓补，分析速度快
- 资源充足时，编译容易，时间短
- 单向时钟同步电路
- 时钟偏移（skew）：时钟信号到达时间错位
- 时钟抖动（jitter）
- FPGA通过驱动能力强的专用总线（global buffer）将多层时钟树的时钟低偏移连接在所有FF上。
FPGA 定位和历史
- 逻辑器件分类
- 标准器件
- 标准逻辑
- 怀疑书中指与或非门等标准器件
- 固定用途定制芯片（Application Specific Standard Parts，ASSP）
- 可编程逻辑器件（Programmable Logic Device，PLD）
- FPGA是一种设计自由度高的PLD。
- 半导体厂商可以量产，用户无需开模即可定制电路
- 标准逻辑
- 定制芯片
- 全定制芯片
- 优势：性能（速度），集成度（门数），设计自由度
- 劣势：NRE，TAT高（费用和时间）
- 半定制芯片（缩短NRE和TAT）
- 门阵列（gate array）
- 嵌入式阵列（embedded array）
- 标准单元ASIC
- 结构化ASIC
- 全定制芯片
- 标准器件
- FPGA历史
- 1970s
- FPLA – NXP
- AND-OR阵列
- PAL – Lattice
- 改进版FPLA
- 耗电量大无法普及
- FPLA – NXP
- 1980s
- GAL – Lattice
- 固定OR阵列结构
- CMOS EEPROM进行编程
- FPGA – Xilinx
- LUT+FF
- CMOS SRAM
- 可重配置
- CPLD – Altera，AMD，Lattice
- 反熔丝FPGA – Actel，QLuickogic（这俩公司没听过…）
- GAL – Lattice
- 1990s
- 日本厂商尝试加入，没有成功
- FPGA（SRAM）- Altera，AT&T，AMD，Atmel
- FPGA（FLASH）-GateField
- FPGA（BCiMOS）-DynaChip
- 2000s
- FPGA，SoPD – Altera，Xilinx
- 2010s
- 高端 FPGA – AMD（Xilinx），Intel（Altera）
- 动态可重配置
- 车载FPGA
- 光FPGA
- SoPD (Zynq，DE1SOC等带有处理器的FPGA)
- 中低端：Lattice，GOWIN
- 高端 FPGA – AMD（Xilinx），Intel（Altera）
- 1970s
FPGA 概要
todo：9/4
FPGA结构
todo：9/4
设计流程和工具
todo：9/5
设计原理
todo：9/6
硬件算法
todo：9/7
PLD、FPGA应用案例
todo：9/8
新器件，新架构
todo：9/9
飞龙的博客 